Nexys A7 GPIO演示
描述
该项目是使用Nexys A7开关,LED,RGB的Vivado演示LEDS,PushButtons,7段显示,PWM音频输出,PDM麦克风和USB UART桥,用VHDL编写。当编程到板上时,所有16个开关都绑在其相应的LED上。每次切换开关时LED直接上方将使用它切换。如果按下中心按钮,所有LED都将绑在地面上。两种三色LED设置为始终逐步更改颜色。
只要没有按下按钮,七个段显示就会从0数到9。只要按下BTNU,七个段显示屏上的第一个数字就会关闭。以同样的方式,BTNL关闭了第二个数字,BTNR关闭了第三位,而BTND关闭了第四位。BTNC关闭整个显示器并重置计数器。PMOD Connector JC旁边的麦克风记录音频数据并将其发送到位于J8的单声道音频输出。要收听麦克风输出,您需要插入耳机或扬声器。
要使用此演示的USB-UART桥功能,Nexys A7必须连接到计算机上的串行终端,并连接到MicroSB电缆上。有关如何设置和使用串行终端(例如TERA术语或推杆)的更多信息,请参阅本教程。每当按下重置按钮或BTNC时,Nexys A7都会发送“ Nexys A7”行GPIO/uart演示!”到串行终端。每当按下BTNC以外的D-PAD按钮之一时,“按钮”按钮“检测到!”。已发送。
存货
-
Nexys A7带有MICUSB编程电缆
-
Vivado安装与此演示的最新版本兼容(2020.1)
-
看安装Vivado,Vitis和Digilent板文件用于安装说明。
-
-
串行终端应用程序接收演示打印的消息
-
看安装和使用终端模拟器了解更多信息。
-
-
带有3.5毫米音频插孔的耳机或扬声器
下载和使用说明
该演示的以下版本可以与相应的重新记录中的说明一起使用,以运行演示。
版本仅与发行版号中指定的Xilinx工具的版本兼容。此外,发布仅与板的指定变体兼容。例如,Nexys A7-100T的V2020.1-1释放只能与板的Vivado 2020.1和Nexys A7-100T变体一起使用。
该演示的最新版本以绿色突出显示。
笔记:Releases for FPGA demos from before 2020.1 used a different git structure, and used a different release tag naming scheme.
董事会变体 | 释放标签 | 发布下载 | 设置说明 |
---|---|---|---|
Nexys A7-100T | 100T/GPIO/2020.1-2 | 释放zip下载 | 看使用最新版本, 以下 |
Nexys A7-50T | 50T/GPIO/2020.1-2 | 释放zip下载 | 看使用最新版本, 以下 |
Nexys A7-100T | V2018.2-1 | 释放zip下载 | github readme |
Nexys A7-50T | V2018.2-1 | 释放zip下载 | github readme |
注明高级用户:Nexys A7的所有演示都是通过Nexys-A7github上的存储库。有关此存储库结构的进一步文档可以在此Wiki上找到Digilent FPGA演示GIT存储库页。
有关使用最新版本的说明可以在此下拉列表中找到:
- 使用最新版本
-
笔记:在许多Digilent FPGA演示中,此工作流程很常见。屏幕截图可能与您正在使用的演示不符。
Important:这些步骤仅适用于Xilinx工具版本2020.1和更新的版本。旧版本可能需要其他流,如发行表中所述。
首先,从上面链接的演示发布页面下载并提取“*.xpr.zip”文件。
- 从发行版开设一个Vivado项目
-
启动Vivado
- 建立一个Vivado项目
-
Note that if your project already has a generated bitstream, as indicated by the status in the top right corner of the window reading “write_bitstream Complete!”, then you can skip this section.
生成一个bitstream
为了创建可用于编程目标板的文件,需要运行“编译管道”的每个阶段。
这是从合成。综合创建了逻辑门的描述,并在XDC文件中包含的约束下执行HDL文件所描述的功能所需的连接。要运行合成单击在工具栏或在里面流导航器。然后,合成的输出将传递给实施。
执行有几个步骤。始终运行的步骤是选择设计(优化设计以适合目标FPGA),位置设计(在目标FPGA织物中布置设计)和路线设计(路由信号通过织物)。要运行实施,请单击在工具栏或在里面流导航器。This output is then passed on to the Bitstream Generator.
这Bitstream Generator生成编程FPGA所需的最终输出文件。要运行bitstream生成,请单击在工具栏或在里面流导航器。没有更改设置,生成器将创建一个“ .bit”文件。
根据设计的复杂性,使用的板和计算机的强度,构建项目的过程可能需要5到60分钟。完成后,将出现一个弹出对话框,提示您选择几个选项之一。与本指南的目的无关,因此请单击取消。可以在窗口的右上角看到“ write_bitstream完整”状态消息,表明该演示已准备好部署到板上。
- Set up the Nexys A7
-
将MicroUSB编程电缆插入Nexys A7的Prog/UART端口和扬声器或扬声器中。
- 将bitstream编程到FPGA板上
-
可以通过单击可以打开Vivado的硬件管理器打开硬件管理器at the bottom of the Flow Navigator pane on the left side of the Vivado window.
要用前面生成的位文件编程设备,请单击链接绿色横幅在窗户的顶部或单击按钮流导航器在下面。从打开的下拉列表中,选择设备进行编程(示例::)和以下窗口将打开:
这Bitstream File字段应自动填写,并在前面生成的位文件填充。如果没有,请单击按钮位于字段的右端,导航到
<项目目录>/<项目名称>。/并选择位文件(示例:)。现在单击程序。This will connect to the board, clear the current configuration, and program it using the new bit file.
功能
1.开关和LED
2.七个段显示
3.三色LED
两种三色LED设置为始终逐步更改颜色。在此演示中,用户不能影响他们。
4.麦克风到PWM输出
PMOD Connector JC旁边的麦克风记录音频数据并将其发送到位于J8的单声道音频输出。要收听麦克风输出,您需要插入耳机或扬声器。
其他资源
所有与Nexys A7使用有关的材料都可以在其上找到资源中心。
有关在Vivado和Vitis中创建一个简单的Baremetal软件项目的过程,请参见Baremetal软件项目的Vivado和Vitis入门。Information on important parts of the GUIs, and indirect discussion of the steps required to modify, rebuild, and run this demo in hardware can also be found here.
For technical support, please visit theFPGADigilent论坛的部分。